国产毛片a精品毛-国产毛片黄片-国产毛片久久国产-国产毛片久久精品-青娱乐极品在线-青娱乐精品

電子工程網

標題: CPLD程序求助：到fit這一步編不過去了 [打印本頁]

作者: yulanxin 時間: 2012-7-12 22:31
標題: CPLD程序求助：到fit這一步編不過去了
初學CPLD，編個接收1553B數據的小程序。前面綜合，翻譯都通過了，就是到映射過不去，編譯的結果總是報同樣的錯誤，如下：Mapping a total of 236 equation into 16 function blocks
Error:CPLD:892 Cannot place signal init_reg<1>.Consider reducing the collapsing input limit or the product term limit to prevent the fitter from creating high input and / or high product term functions.

CPLD:868 Cannot fit the design into any of the soecified devices with the selected implementation options.

注：init_reg<1>是我定義的一個中間信號。先前編譯的時候是報另一個中間信號dout<6>存在這類錯誤，因dout信號與一個雙向端口有關系，對雙向端口增加了一個三態的信號的處理，后來再編譯就換成init_reg<1>這個信號有錯了。

這兩個錯誤到底什么意思呢？怎么改呢？請高手指教，不勝感激。

作者: McuPlayer 時間: 2012-7-13 00:16
換個資源多的device

作者: Airy39 時間: 2012-7-14 01:10
同意樓上，貌似是資源不夠

作者: mbl88888888 時間: 2012-7-14 05:24
是不是你這個中間信號init_reg<1>前后的數據格式不正確或者不一致，或者數據流向有沖突，導致的？

歡迎光臨電子工程網 (http://m.qingdxww.cn/)