国产毛片a精品毛-国产毛片黄片-国产毛片久久国产-国产毛片久久精品-青娱乐极品在线-青娱乐精品

電子工程網(wǎng)

標(biāo)題: DDR2排版規(guī)則 [打印本頁]

作者: parkerjang 時(shí)間: 2012-4-14 10:48
標(biāo)題: DDR2排版規(guī)則
1. 8bit DQ和相應(yīng)的DQS，DM為一組。同組信號應(yīng)該有相同的過孔數(shù)及長度。2. 蛇形走線的平行部分間距，應(yīng)該達(dá)到線面（信號線同參考面）距離的3—4倍，平行長度盡量短。3. 差分線傳輸速度比單端線快，所以可適當(dāng)走長些。4. 信號組間的間距要大于組內(nèi)信號之間的間距，DQS和DQ之間，及各信號與CLK之間的間距要適當(dāng)增加。5. 參考平面要完整連續(xù)。6. DQS要加下拉電阻，DQS#要加上拉電阻。阻值在400---500歐姆，盡量靠控制端放置。7. 建議所有信號線上串電阻，以減小反射。8. DQS和DQS# 要放在本組內(nèi)信號的中間。

作者: WHG168 時(shí)間: 2012-4-17 15:38
支持。。。。。。

作者: panminghui 時(shí)間: 2013-5-5 08:53
受教育了！�。。。。。。。。。。。。。。。。。。。�！

謝謝.jpg (8.65 KB)

作者: pcbkey 時(shí)間: 2015-2-4 12:00
支持一下

歡迎光臨電子工程網(wǎng) (http://m.qingdxww.cn/)