国产毛片a精品毛-国产毛片黄片-国产毛片久久国产-国产毛片久久精品-青娱乐极品在线-青娱乐精品

電子工程網

標題: UTC100CV01核心板采用三星ARM Cortex-A8芯片S5PC100,主頻833MHz [打印本頁]

作者: vivi安 時間: 2011-9-7 11:15
標題: UTC100CV01核心板采用三星ARM Cortex-A8芯片S5PC100,主頻833MHz

UTC100CV01是一款低功耗、高性能、可擴展性強的高端核心模塊。CPU采用三星ARM Cortex-A8芯片S5PC100,主頻833MHz，PCB采用8層板工藝設計，具有最佳的電氣特性和抗干擾特性，使系統穩定工作于各種環境之下。接口采用2.0mm間距插針的方式，為用戶提供了方便、穩定的設計基礎，其接口引出的信號為用戶提供的豐富的功能擴展空間，使得用戶能夠無局限地進行擴展板的設計。

產品功能特性

系統參數
CPU主頻	833MHz
DDR	256M Bytes Mobile DDR/DDR2
Nand Flash	256M Bytes
Nor Flash	2M Bytes Nor Flash (選配)

結構參數
外部接口	2.0間距雙排插針
核心板尺寸	70mm×70mm
引腳間距	2mm
引腳焊盤尺寸	內徑0.72mm，外徑1.2mm
引腳數量	216個引腳
板層	8層，布局布線充分考慮EMC\EMI規則
測試點	內置測試點

電氣特性
輸入電壓	5V、3.3V
工作溫度	-10~70℃
存儲溫度	-20~80℃

核心板外觀

核心板正面圖核心板背面圖

底板實物圖

核心板結構布局

底板結構布局

引腳信號定義

J1連接器引腳定義

J1連接器引腳定義
引腳編號	信號	引腳編號	信號
1	DAC_OUT0	28	EINT15
2	DAC_OUT1	29	HOST_DP
3	CLKOUT	30	HOST_DN
4	DAC_OUT2	31	OTG_DP
5	HDMI_TX2P	32	OTG_DM
6	HDMI_TX2N	33	VBUS
7	HDMI_TX1P	34	OTG_ID
8	HDMI_TX1N	35	OTG_DRVVBUS
9	HDMI_TX0P	36	GND
10	HDMI_TX0N	37	KP_COL0
11	HDMI_TXCP	38	KP_COL1
12	HDMI_TXCN	39	KP_COL2
13	EINT0	40	KP_COL3
14	EINT1	41	KP_COL4
15	EINT2	42	KP_COL5
16	EINT3	43	KP_COL6
17	EINT4	44	KP_COL7
18	EINT5	45	KP_ROW0
19	EINT6	46	KP_ROW1
20	EINT7	47	KP_ROW2
21	EINT8	48	KP_ROW3
22	EINT9	49	KP_ROW4
23	EINT10	50	KP_ROW5
24	EINT11	51	KP_ROW6
25	EINT12	52	KP_ROW7
26	EINT13	53	ADC_IN0
27	EINT14	54	ADC_IN1

J3連接器引腳定義

J3連接器引腳定義
引腳編號	信號	引腳編號	信號
1	ADDR0	28	OM3
2	ADDR1	29	TMS
3	ADDR2	30	TRSTn
4	CSn1	31	TDI
5	CSn4	32	TCK
6	CSn5	33	PWMTOUT2
7	OEn	34	TDO
8	WEn	35	PWMTOUT0
9	DATA0	36	PWMTOUT1
10	DATA1	37	GND
11	DATA2	38	GND
12	DATA3	39	VDD_ALIVE
13	DATA4	40	VDD_RTC
14	DATA5	41	VDD_1V2
15	DATA6	42	VDD_DAC
16	DATA7	43	VDD_MDDR
17	DATA8	44	VDD_ARM
18	DATA9	45	VDD_IO
19	DATA10	46	VDD_INT
20	DATA11	47	VDD_IO
21	DATA12	48	DC_IN
22	DATA13	49	DC_IN
23	DATA14	50	DC_IN
24	DATA15	51	GND
25	OM2	52	GND
26	OM1	53	GND
27	BO5	54	GND

J2連接器引腳定義

J2連接器引腳定義
引腳編號	信號	引腳編號	信號
1	YM	28	SPI0_MISO
2	XM	29	SPI0_CLK
3	YP	30	SPI0_CSn
4	XP	31	SPI1_MISO
5	MMC0_CMD	32	SPI1_MOSI
6	MMC0_CLK	33	SPI1_CLK
7	MMC0_D1	34	SPI1_CSn
8	MMC0_D0	35	PWRRGTON
9	MMC0_D3	36	nRESET
10	MMC0_D2	37	RXD0
11	MMC0_D5	38	TXD0
12	MMC0_D4	39	CTSn0
13	MMC0_D7	40	RTSn0
14	MMC0_D6	41	RXD1
15	MMC1_CLK	42	TXD1
16	MMC0_CDn	43	CTSn1
17	MMC1_D0	44	RTSn1
18	MMC1_CMD	45	RXD2
19	MMC1_D2	46	TXD2
20	MMC1_D1	47	RXD3
21	MMC1_CDn	48	TXD3
22	MMC1_D3	49	UART_CLK
23	I2C_SDA0	50	KEY_RST
24	I2C_SCL0	51	GND
25	I2C_SDA1	52	GND
26	I2C_SCL1	53	GND
27	SPI0_MOSI	54	GND

J4連接器引腳定義

J4連接器引腳定義
引腳編號	信號	引腳編號	信號
1	HSYNC	28	VD23
2	DE	29	CAM_PCLK
3	VSYNC	30	CAM_VSYNC
4	VCLK	31	CAM_HREF
5	VD0	32	CAM_RST
6	VD1	33	CAM_FILELD
7	VD2	34	CAM_MCLK
8	VD3	35	CAM_D0
9	VD4	36	CAM_D1
10	VD5	37	CAM_D2
11	VD6	38	CAM_D3
12	VD7	39	CAM_D4
13	VD8	40	CAM_D5
14	VD9	41	CAM_D6
15	VD10	42	CAM_D7
16	VD11	43	MMC2_CMD
17	VD12	44	MMC2_CLK
18	VD13	45	MMC2_D1
19	VD14	46	MMC2_D0
20	VD15	47	MMC2_D3
21	VD16	48	MMC2_D2
22	VD17	49	AC97_BITCLK
23	VD18	50	MMC2_CDn
24	VD19	51	AC97_SYNC
25	VD20	52	AC97_RSTn
26	VD21	53	AC97_SDO
27	VD22	54	AC97_SDI

歡迎光臨電子工程網 (http://m.qingdxww.cn/)