国产毛片a精品毛-国产毛片黄片-国产毛片久久国产-国产毛片久久精品-青娱乐极品在线-青娱乐精品

電子工程網

標題: cpld fpga中的io口問題? [打印本頁]

作者: xclfang 時間: 2011-2-10 16:49
標題: cpld fpga中的io口問題?
在設計中，用到一組90個數字量的輸入輸出，選擇一片144管腳的CPLD，但是不用的IO口我應該怎么處理？
請高手指點 .

作者: ncchengang 時間: 2011-2-16 14:01
在q2里設置引腳狀態為你自己想要的狀態，接地或懸空

作者: cxyjoe 時間: 2011-2-17 11:26
接地或者高阻

作者: iwei1900 時間: 2011-2-20 17:27
學習中……

作者: bailj 時間: 2011-2-21 00:08
未使用的管腳可以設置為上拉、下拉、高阻。
具體的是：如果是xilinx的，右鍵單擊Generate Programming File，選property，在cofigration options項中，設置Unused IOB Pins即可（pullup pulldown float三種設置）
如果是altera的，在setting對話框中，選device項，在右側按device and pin options
按鈕，選unused pins項，里面的選項要比xilinx的多，但大體是上拉、下拉、高阻等。
我一般在工程中都選高阻。即ise中用float，quatus中tristate input
注意這些未用的管腳和電路板其他信號是否有鏈接關系，如果有就要考慮其電平狀態了。

作者: xclfang 時間: 2011-2-21 17:16
在QII中將不用的IO口設置為三態就可以了。。

作者: txmilan 時間: 2011-3-9 21:00
學習了

作者: lelee007 時間: 2011-3-10 12:39
不用的pin最好設置成高阻，這樣比上拉下拉都保險

作者: lilxc 時間: 2011-3-24 09:34
設置成三態，或者輸入,軟件里面有選項

作者: lingli 時間: 2011-3-25 22:11
學習下

作者: oliviagx 時間: 2013-3-19 16:49
學習下

歡迎光臨電子工程網 (http://m.qingdxww.cn/)