国产毛片a精品毛-国产毛片黄片-国产毛片久久国产-国产毛片久久精品-青娱乐极品在线-青娱乐精品

電子工程網

標題: 信號鏈基礎知識之常用的輸出結構 [打印本頁]

作者: 絕對好文 時間: 2010-11-8 13:26
標題: 信號鏈基礎知識之常用的輸出結構
ZHOUNACHU

在電子電路系統設計中，出于各種性能參數上的考慮，電路設計者會根據具體的情況來采用不同的輸出結構，例如互補式輸出結構、推拉式輸出結構等。本文將繼續信號鏈基礎知識系列文章，著重分析幾種常用的輸出結構。

（1）互補式輸出結構：

最原始的互補式輸出結構拓撲如下圖所示：

可以看出，該類型電路的充電時間和放電時間分別為：

有意思的是：理論上來說，這里電容器本身并沒有消耗直流電源的任何功率，因為電容充電所消耗的能量正好等于電容放電所消耗的能量！即一個周期內均為:

所有的能量都被消耗在加熱驅動電路上了。

這種形式的輸出結構還有一個“交越失真”的問題，對此感興趣的朋友可參閱：《剖析Transistor的5種工作狀態》

（2）推拉式輸出結構：

最原始的推拉式輸出結構拓撲如下圖所示：

采用這種結構時需要注意的一個情況就是：當輸入電壓位于某一值時，TR1和TR2有可能都部分“導通”，此時，電流從直流電源Vcc經晶體管直接流到GND。由此產生了一個從Vcc到GND的浪涌電流，功率以熱量的形式消耗在晶體管上了。嚴重的情況下，會燒壞晶體管。

注：圖中的1/2*Vcc只是代表一種可能值，由于各類晶體管的參數不同，這樣的一個電壓值難以確定下來。

一個解決辦法是：在TR1的射極和TR2的集電極之間串一個二極管。

另外，對于由CMOS管構成的推拉式輸出結構來說，由于這個“部分短路”的原因，導致CMOS電路的動態功耗比它的靜態功耗要高，由此可以看出，在CMOS電路中，我們關注的一般是它的動態功耗，而在一定程度上忽略它的靜態功耗。

（3）三態式輸出結構：

這種輸出結構是由推拉式輸出結構演變而來的，它充分利用了推拉式結構工作速度快的優點，同時允許輸出端連接在一起。輸出信號時除了高電平、低電平這兩種狀態之外，還有一個比較有意思的“高阻”狀態，即上拉和下拉晶體管都同時截止時使得輸出端到電源和GND都是高阻態的一種情況。

其實這種輸出結構只是比推拉式輸出結構多設置了一個“使能控制信號”輸入端：

a)“使能”有效的時候，其原理和推拉式結構一樣；

b)“使能”無效的時候，輸入與輸出直接斷開，形成高阻。

這樣可以實現多個門電路連接到同一個數據總線上了。

（4）集電極開路式輸出（或漏極開路式輸出）結構：

從推拉式輸出式結構可以分析得出，兩個TTL門電路是不能直接將輸出端連接在同一點上的，由此就不能形成有效的“線與”邏輯關系。針對這種情況，可以采用集電極開路式輸出結構來有效地解決。該種結構的簡要拓撲圖如下所示：

這里的上拉電阻雖然不要求精度很高，但是卻是必不可少的，若沒有它的話，當TR飽和導通時將會導致外接直流電源與GND發生短路，很有可能燒壞晶體管。

另外，當輸出為低電平時，由于晶體管處于深度飽和狀態，其輸出電阻即為晶體管的飽和電阻（其值一般很小），因此，此時具有很好的帶負載能力——晶體管的集電極電流可以全部用來驅動負載。這種情況很簡單，我就不舉例了。

這里的上拉電阻取值應該盡量的小，以達到盡可能高的速度，因為這樣可以減小從低態到高態轉換的時間常數（即上升時間）。但是，上拉電阻也不能過小——受集電極開路輸出時的最大吸收電流限制，況且此時也將會增加直流電源的功率損耗。

一般來說，直流供電源為5V的情況下，TTL門電路的輸出高電平能夠達到3.5V已經算是比較理想的情況了，且對于CMOS來說，只有當輸入Vin>3.5V時才判定輸入為高電平，所以電路設計過程中若TTL與CMOS直接相連接，則極有可能會導致電路的誤操作。這時，采用集電極開路式輸出結構即可有效地解決這個問題。

碎碎念：對于大部分比較器芯片來說，里面一般都會有一個集電極開路式輸出結構，且其發射極接地。此時，如果將一個外部上拉電阻連接到所選擇的電壓上，那么輸出端便可以在外接電壓值和地之間轉換。

（5）射極跟隨器式輸出（或源極跟隨器式輸出）結構：

剛開始接觸射極跟隨器電路時，我們也可能會好奇地問：既然輸出電壓近似相等于輸入電壓，為何不直接連一根導線就完事，非要費勁在中間加一個電壓跟隨器？其實，回答這個問題的關鍵點在于：電壓跟隨器放大了輸入信號的功率，并且加強了電路的帶負載的能力。

但是這樣的結構也是存在問題的，當發射極為容性負載時，如果基極電位下降的時間比發射極的時間常數短時，則晶體管截止，這樣，便不能高速工作。關于這個問題，我曾經在一本參考書（忘了作者）上看到一個比較有效的解決方法，我把原理拓撲圖畫下來，和網友share一下：

可以看出，這里主要的改進就是用PNP晶體管代替發射極電阻，從而有效地解決了上述問題。

本文小結：以上主要是以晶體管電路為例來說明情況的，至于CMOS門電路，分析方法大體是一致的。熟悉并掌握這些常用的輸出結構對于設計出性能良好的集成電路是大有裨益的。

作者: macmanaman 時間: 2010-12-6 00:27
學習了

作者: ningfang 時間: 2010-12-23 16:06
經典

作者: ligang22 時間: 2010-12-29 21:35
樓主真厲害。樓主的經驗真讓人受益匪淺，感謝樓主與大家分享這么寶貴的信息。我覺得eepeople網站上有好多適合樓主和大家的職位，比如設備工程師、人事經理、汽車電子高級工程師等等，來自世界知名電子企業，有空大家可以去看看。

作者: kun362779585 時間: 2011-3-12 14:29
好貼；；；

作者: youyou_zh 時間: 2011-4-3 14:05
fafa

作者: spy007868 時間: 2013-10-27 08:05
復制下來！！！！！！！！！！我自己好好學習！！！！！！！！！！！！！！！

謝謝.jpg (8.65 KB)

歡迎光臨電子工程網 (http://m.qingdxww.cn/)