| 1.ARM中一些常見英文縮寫解釋 MSB：最高有效位； LSB：最低有效位； AHB：先進的高性能總線； VPB：連接片內外設功能的VLSI外設總線； EMC：外部存儲器控制器； MAM：存儲器加速模塊； VIC：向量中斷控制器； SPI：全雙工串行接口； CAN：控制器局域網，一種串行通訊協議； PWM：脈寬調制器； ETM：嵌入式跟蹤宏； CPSR：當前程序狀態寄存器； SPSR：程序保護狀態寄存器； 2.MAM 使用注意事項： 答：當改變 MAM 定時值時，必須先通過向 MAMCR 寫入 0 來關閉 MAM，然后將新值寫入 MAMTIM。最后，將需要的操作模式的對應值寫入MAMCR，再次打開MAM。 對于低于 20MHz 的系統時鐘，MAMTIM 設定為 001。對于 20MHz 到 40MHz 之間的系統時鐘，建議將Flash訪問時間設定為2cclk，而在高于40MHz的系統時鐘下，建議使用3cclk。 3.VIC 使用注意事項 答：如果在片內RAM當中運行代碼并且應用程序需要調用中斷，那么必須將中斷向量重新映射到Flash地址0x0。這樣做是因為所有的異常向量都位于地址0x0及以上。通過將寄存器MEMMAP（位于系統控制模塊當中）配置為用戶RAM模式來實現這一點。用戶代碼被連接以便使中斷向量表裝載到0x4000 0000。 4. ARM啟動代碼設計 答：ARM啟動代碼直接面對處理器內核和硬件控制器進行編程，一般使用匯編語言。啟動代碼一般包括： 中斷向量表 初始化存儲器系統 初始化堆棧初始化有特殊要求的端口、設備 初始化用戶程序執行環境 改變處理器模式 呼叫主應用程序 5.IRQ 和 FIQ 之間的區別 答：IRQ和FIQ是ARM處理器的兩種編程模式。IRQ是指中斷模式，FIR是指快速中斷模式。對于 FIQ 你必須盡快處理你的事情并離開這個模式。IRQ 可以被 FIQ 所中斷，但 IRQ 不能中斷 FIQ。為了使 FIQ 更快，所以這種模式有更多的影子寄存器。FIQ 不能調用 SWI（軟件中斷）。FIQ 還必須禁用中斷。如果一個 FIQ 例程必須重新啟用中斷，則它太慢了，并應該是 IRQ 而不是 FIQ。 6.ARM處理器對異常中斷的響應過程 答：ARM處理器對異常中斷的響應過程如下所述： 保存處理器當前狀態、中斷屏蔽位以及各條件標志位； 設置當前程序狀態寄存器CPSR中的相應位； 將寄存器lr_mode設置成返回地址； 將程序計數器值PC，設置成該異常中斷的中斷向量地址，跳轉到相應異常中斷處執行。 7.ARM指令與Thumb指令的區別 答：在ARM體系結構中，ARM指令集中的指令是32位的指令，其執行效率很高。對于存儲系統數據總線為16位的應用系統，ARM體系提供了Thumb指令集。Thumb指令集是對ARM指令集的一個子集重新編碼得到的，指令長度為16位。通常在處理器執行ARM程序時，稱處理器處于ARM狀態；當處理器執行Thumb程序時，稱處理器處于Thumb狀態。Thumb指令集并沒有改變ARM體系地層的程序設計模型，只是在該模型上加上了一些限制條件。Thumb指令集中的數據處理指令的操作數仍然為32位，指令尋址地址也是32位的。 8.什么是ATPCS 答：為了使單獨編譯的C語言程序和匯編程序之間能夠相互調用，必須為子程序之間的調用規定一定的規則。ATPCS就是ARM程序和Thumb程序中子程序調用的基本規則。這些規則包括寄存器使用規則，數據棧的使用規則，參數的傳遞規則等。 9.ARM程序和Thumb程序混合使用的場合 答：通常，Thumb程序比ARM程序更加緊湊，而且對于內存為8位或16位的系統，使用Thumb程序效率更高。但是，在下面一些場合下，程序必須運行在ARM狀態，這時就需要混合使用ARM和Thumb程序。 強調速度的場合，應該使用ARM程序； 有些功能只能由ARM程序完成。如：使用或者禁止異常中斷； 當處理器進入異常中斷處理程序時，程序狀態切換到ARM狀態，即在異常中斷處理程序入口的一些指令是ARM指令，然后根據需要程序可以切換到Thumb狀態，在異常中斷程序返回前，程序再切換到ARM狀態。 ARM處理器總是從ARM狀態開始執行。因而，如果要在調試器中運行Thumb程序，必須為該Thumb程序添加一個ARM程序頭，然后再切換到Thumb狀態，執行Thumb程序。 10.ARM處理器運行模式 答：ARM微處理器支持7種運行模式，分別為： 用戶模式（usr）：ARM處理器正常的程序執行狀態； 快速中斷模式（fiq）：用于高速數據傳輸或通道管理； 外部中斷模式（irq）：用于通用的中斷處理； 管理模式（svc）：操作系統使用的保護模式； 數據訪問終止模式（abt）：當數據或指令預取終止時進入該模式，用于虛擬存儲及存儲保護； 系統模式（sys）：運行具有特權的操作系統任務； 未定義指令中止模式（und）：當未定義指令執行時進入該模式，可用于支持硬件協處理器的軟件仿真。 11.ARM體系結構所支持的異常類型 答：ARM體系結構所支持的異常和具體含義如下（圈里面的數字表示優先級）： 復位①：當處理器的復位電平有效時，產生復位異常，程序跳轉到復位異常處執行（異常向量：0x0000,0000）； 未定義指令⑥：當ARM處理器或協處理器遇到不能處理的指令時，產生為定義異常�？墒褂迷摦惓C制進行軟件仿真（異常向量：0x0000,0004）； 軟件中斷⑥：有執行SWI指令產生，可用于用戶模式下程序調用特權操作指令�？墒褂迷摦惓C制實現系統功能調用（異常向量：0x0000,0008）； 指令預取中止⑤：若處理器的預取指令的地址不存在，或該地址不允許當前指令訪問，存儲器會向處理器發出中止信號，當預取指令被執行時，才會產生指令預取中止異常（異常向量：0x0000,000C）； 數據中止②：若處理器數據訪問的指令的地址不存在，或該地址不允許當前指令訪問，產生數據中止異常（異常向量：0x0000,0010）； IRQ④（外部中斷請求）：當處理器的外部中斷請求引腳有效，且CPSR中的I位為0時，產生IRQ異常。系統的外設可以該異常請求中斷服務（異常向量：0x0000,0018）； FIQ③（快速中斷請求）：當處理器的快速中斷請求引腳有效，且CPSR中的F位為0時，產生FIQ異常（異常向量：0x0000,001C）。 說明：其中異常向量0x0000,0014為保留的異常向量。 12.ARM體系結構的存儲器格式 答：ARM體系結構的存儲器格式有如下兩種： 大端格式：字數據的高字節存儲在低地址中，字數據的低字節存放在高地址中； 小端格式：與大端存儲格式相反，高地址存放數據的高字節，低地址存放數據的低字節。 13.ARM寄存器總結： ARM有16個32位的寄存器（r0到r15）。 r15充當程序寄存器PC，r14（link register）存儲子程序的返回地址，r13存儲的是堆棧地址。 ARM有一個當前程序狀態寄存器：CPSR。 一些寄存器（r13，r14）在異常發生時會產生新的instances，比如IRQ處理器模式，這時處理器使用r13_irq和r14_irq ARM的子程序調用是很快的，因為子程序的返回地址不需要存放在堆棧中。 14.存儲器重新映射（Remap）的原因： 使Flash存儲器中的FIQ處理程序不必考慮因為重新映射所導致的存儲器邊界問題； 用來處理代碼空間中段邊界仲裁的SRAM和Boot Block向量的使用大大減少； 為超過單字轉移指令范圍的跳轉提供空間來保存常量。 ARM中的重映射是指在程序執行過程中通過寫某個功能寄存器位操作達到重新分配其存儲器地址空間的映射。一個典型的應用就是應用程序存儲在Flash/ROM中，初始這些存儲器地址是從0開始的，但這些存儲器的讀時間比SRAM/DRAM長，造成其內部執行頻率不高，故一般在前面一段程序將代碼搬移到SRAM/DRAM中去，然后重新映射存儲器空間，將相應SRAM/DRAM映射到地址0，重新執行程序可達到高速運行的目的。 15.存儲異常向量表中程序跳轉使用LDR指令，而不使用B指令的原因： LDR指令可以全地址范圍跳轉，而B指令只能在前后32MB范圍內跳轉； 芯片具有Remap功能。當向量表位于內部RAM或外部存儲器中，用B指令不能跳轉到正確的位置。 16.鎖相環（PLL）注意要點： PLL在芯片復位或進入掉電模式時被關閉并旁路，在掉電喚醒后不會自動恢復PLL的設定； PLL只能通過軟件使能； PLL在激活后必須等待其鎖定，然后才能連接； PLL如果設置不當將會導致芯片的錯誤操作。 17.ARM7與ARM9的區別： ARM7內核是0.9MIPS/MHz的三級流水線和馮&S226;諾伊曼結構；ARM9內核是五級流水線，提供1.1MIPS/MHz的哈佛結構。 ARM7沒有MMU，ARM720T是MMU的；ARM9是有MMU的，ARM940T只有Memory protection unit.不是一個完整的MMU。 ARM7TDMI提供了非常好的性能——功耗比。它包含了Thumb指令集快速乘法指令和ICE調試技術的內核。ARM9的時鐘頻率比ARM7更高，采用哈佛結構區分了數據總線和指令總線 18.VIC的基本操作如下： 答：設置IRQ/FIQ中斷，若是IRQ中斷則可以設置為向量中斷并分配中斷優先級，否則為非向量IRQ。然后可以設置中斷允許，以及向量中斷對應地址或非向量中斷默認地址。當有中斷后，若是IRQ中斷，則可以讀取向量地址寄存器，然后跳轉到相應的代碼。當要退出中斷時，對向量地址寄存器寫0，通知VIC中斷結束。當發生中斷時，處理器將會切換處理器模式，同時相關的寄存器也將會映射。 19.使用外部中斷注意 把某個引腳設置為外部中斷功能后，該引腳為輸入模式，由于沒有內部上拉電阻，所以必須外接一個上拉電阻，確保引腳不被懸空； 除了引腳連接模塊的設置，還需要設置VIC模塊，才能產生外部中斷，否則外部中斷只能反映在EXTINT寄存器中； 要使器件進入掉電模式并通過外部中斷喚醒，軟件應該正確設置引腳的外部中斷功能，再進入掉電模式。 20.UART0的基本操作方法 設置I/O連接到UART0； 設置串口波特率（U0DLM、U0DLL）； 設置串口工作模式（U0LCR、U0FCR）； 發送或接收數據（U0THR、U0RBR）； 檢查串口狀態字或等待串口中斷（U0LSR）。 21.I2C的基本操作方法 答：I2C主機基本操作方法： 設置I2C管腳連接； 設置I2C時鐘速率（I2SCLH、I2SCLL）； 設置為主機，并發送起始信號（I2CONSET的I2EN、STA位為1，AA位為0）； 發送從機地址（I2DAT），控制I2CONSET發送； 判斷總線狀態（I2STAT），進行數據傳輸控制； 發送結束信號（I2CONSET）。 |
| 歡迎光臨 電子工程網 (http://m.qingdxww.cn/) | Powered by Discuz! X3.4 |