国产毛片a精品毛-国产毛片黄片-国产毛片久久国产-国产毛片久久精品-青娱乐极品在线-青娱乐精品

電子工程網

標題: 掃IC網解析單片機及CPLD在多間隔脈沖產生電路中的應用 [打印本頁]

作者: 掃IC網小龍 時間: 2016-8-8 08:57
標題: 掃IC網解析單片機及CPLD在多間隔脈沖產生電路中的應用
[導讀] 單片機具有邏輯控制功能靈活的特點，復雜可編程邏輯器件(CPLD)具有集成度高、可靠性好及工作速度快的優(yōu)點，基于二者各自的優(yōu)點，設計了一種脈寬固定為1 μs,周期可調的單頭、雙頭、三頭三路脈沖產生電路，該脈沖發(fā)生器可實現在脈沖不間斷的情況下改變周期，其波形要求精度高、漂移小、抗干擾能力強。

脈沖信號發(fā)生電路在電路實驗和設備檢測等工程中具有十分廣泛的用途，例如某測試系統(tǒng)，需要給被測產品加入可調的多間隔脈沖激勵信號，以使被測產品能按照要求工作在不同的狀態(tài)。隨著各種數字設備和工業(yè)標準持續(xù)、快速的發(fā)展以及市場對縮短產品開發(fā)周期的客觀要求，脈沖信號發(fā)生電路已成為信號源市場的一大主流，其市場份額在迅速增長;同時，目前國內在測試中使用的脈沖發(fā)生電路幾乎全部依賴進口。因此，研制出具有實用價值的脈沖發(fā)生電路，對滿足國內、國際市場的需求具有重要意義。

1 系統(tǒng)總體結構

1.1 系統(tǒng)設計思想系統(tǒng)采用模塊化設計，單片機AT89S52和CPLD是整個系統(tǒng)的CPU,控制系統(tǒng)的協(xié)調。首先通過4x4按鍵模塊設置系統(tǒng)脈沖信號的周期，選擇脈沖輸出方式，并給出狀態(tài)指示;CPLD接收輸入信號后與單片機進行數據通信，并將脈沖信號周期通過LCD1602顯示，然后經過單片機和CPLD的數據處理，產生所需的脈沖信號，由CPLD輸出。其中狀態(tài)指示由3個不同顏色(紅、綠、黃)的發(fā)光二極管給出，其電平由CPLD的I/0口輸出;4x4按鍵模塊鍵盤的前10個鍵位為數字0~9、第11個為小數點、第12到第14個為脈沖選擇鍵A1,A2,A3用于選擇輸出方式(單頭、雙頭、三頭)，另加一個確認鍵。

1.2 AT89S52單片機簡介

AT89S52是一種低功耗、高性能的8位微控制器，具有8 k字節(jié)在系統(tǒng)可編程Flash存儲器。AT89S52使用Atmel公司高密度非易失性存儲器技術制造，與工業(yè)80C51產品指令和引腳完全兼容。片上Flash允許程序存儲器在系統(tǒng)可編程，亦適于常規(guī)編程器。在單芯片上，AT89S52擁有靈巧的8位CPU和在系統(tǒng)可編程Flash,使得AT89S52為眾多嵌入式控制應用系統(tǒng)提供高靈活、有效的解決方案。

AT89S52具有以下標準功能：8 k字節(jié)Flash,256字節(jié)RAM,32位I/O口線，看門狗定時器，2個數據指針，3個16位定時器/計數器，一個6向量2級中斷結構，全雙工串行口，片內晶振及時鐘電路。另外，AT89S52可降至0 Hz靜態(tài)邏輯操作，支持2種軟件可選擇節(jié)電模式。空閑模式下，CPU停止工作，允許RAM、定時器/計數器、串口中斷繼續(xù)工作。掉電保護方式下，RAM內容被保存，振蕩器被凍結，單片機一切工作停止，直到下一個中斷或硬件復位為止。

1.3 EPM7128SLC84的特點 EPM7128SLC84是Altera公司開發(fā)的CPLD器件，屬于MAX 7000S系列。在高集成度PLD器件中，MAX7000S系列是速度最快的類型之一，它內部為第二代MAX(MultipleArray Matrix)結構。除了集成度高的優(yōu)點外，器件內部單元(cell)之間的連接采用連續(xù)的金屬線，這種互連結構為單元之間提供了固定的、短時延的信號通道，從而消除了內部延時的難以預測性，并有效地提高了芯片資源的利用效率。

EPM7128SLC84是基于EEPROM的可編程CMOS器件，其主要性能指標為：外部引腳數目為84,內部等效門數為2 500左右;內部有128個邏輯宏單元(Maerocell)，每16個宏單元組成一個邏輯陣列塊(LAB)，每個邏輯陣列塊對應8個I/O引腳;除通用I/O引腳外，EPM7128SLC84有兩個全局時鐘、一個全局使能和一個全局清零輸入;器件最高計數頻率為151.5 MHz,內部互連延時為1ns.

EPM7128SLC84的主要特點為：支持通過JTAG口進行5 V電壓的在片編程;宏單元的工作速率和功耗可編程選擇，用戶可決定每一個宏單元的工作模式--選擇一般模式或是節(jié)能模式(功耗降低50%或更多，但延時加大);宏單元的觸發(fā)器有獨立的清零、預置、時鐘和時鐘使能控制，可通過編程進行設置;器件的引腳輸出可設置，有以下3種選項：1)多電平I/O接口，通過硬件設置可使引腳輸出支持5 V或3.3 V兩種電平;2)輸出回轉速率(Slew-Rate)控制，用戶可決定每一I/O引腳的輸出回轉速率，大回轉速率縮小了信號通道的延時，但有可能加大瞬態(tài)躁聲;3)集電極開路選擇。具有一個完善、友好的軟件環(huán)境支持器件開發(fā)，Ahera公司的EDA軟件MAX+PlusⅡ集成了設計文件編輯、編譯、仿真、時序分析和器件編程等各項功能，并能直接控制器件內部宏單元或輸出引腳的設置;Altera的硬件描述語言AHDL與CPLD硬件結合緊密，并且提供優(yōu)化的Megafunetion函數庫，支持靈活地描述各類常用復雜電路，如計數器、鎖相環(huán)等。

2 硬件電路設計

2.1 單片機電路設計單片機應用系統(tǒng)工作時，除了進入系統(tǒng)正常的初始化之外，當由于程序運行出錯或操作錯誤使系統(tǒng)處于死鎖狀態(tài)時，為擺脫困境，也需按復位鍵以重新啟動。所以系統(tǒng)的復位電路必須準確、可靠地工作。單片機的復位都是靠外部電路實現的，在時鐘電路工作后，只要在單片機的RST引腳上出現24個時鐘振蕩脈沖(即2個機器周期)以上的高電平，單片機便實現初始化狀態(tài)復位。為了保證應用系統(tǒng)可靠地復位，系統(tǒng)采用按鍵電平復位方式。

單片機AT89S52的P1口與液晶顯示模塊LCD1602的數據端口相連，P3.2控制液晶模塊的讀寫;對比度調整端連接一個10 kΩ的可調電阻，用來調整液晶顯示亮度。另外，單片機的P2口與CPLD的8個I/O口相連，以進行數據傳輸，其電路設計如圖2所示

2.2 CPLD電路設計晶振是為處理器提供頻率基準的元器件，屬于系統(tǒng)不可或缺的一部分。通常分為有源晶振和無源晶振兩個大類，無源晶振要求芯片內部有震蕩器，并且其信號電壓根據起振電路而定，允許不同的電壓，但無源晶振通常信號質量和精度較差，需要精確的匹配外圍電路，如需更換晶振要同時更換外圍電路。有源晶振不需要芯片的內部振蕩器，可以提供高精度的頻率基準，信號質量也較無源晶振要好。 EPM7128SLC84需要提供外部時鐘信號，由于CPLD對時鐘精度要求甚高，通過前面的分析可知有源晶振的通信質量和精度較無源晶振高，所以采用1.000 MHz的有源晶體振蕩器，電路的輸出端口與處理器EPM7128SLC84的GCKL1連接

作者: 華強快捷電路板 時間: 2016-8-9 15:42
學習下，感謝我們公司專業(yè)生產電路板打樣批量生產價格從優(yōu) 品質保證聯系Q275001532 如有打擾之處請諒解

歡迎光臨電子工程網 (http://m.qingdxww.cn/)