国产毛片a精品毛-国产毛片黄片-国产毛片久久国产-国产毛片久久精品-青娱乐极品在线-青娱乐精品

電子工程網(wǎng)

標(biāo)題: 在用VHDL做一個課程設(shè)計，頂層文件出現(xiàn)一個小問題~誰來幫我看看謝謝啦 [打印本頁]

作者: xiaoyuchidayu 時間: 2013-6-8 02:03
標(biāo)題: 在用VHDL做一個課程設(shè)計，頂層文件出現(xiàn)一個小問題~誰來幫我看看謝謝啦
基于VHDL語言的電子琴設(shè)計
我分為4個模塊，前3個小模塊都沒問題，頂層模塊編譯的時候出現(xiàn)錯誤

4個模塊的程序.rar (2.12 KB)

作者: xiaoyuchidayu 時間: 2013-6-8 02:04

各位大神幫幫忙

作者: yanhao_xj 時間: 2013-7-9 13:04

呵呵，等待答復(fù)

作者: hch 時間: 2013-7-11 09:49
可能是pin腳分配有問題吧！
先把FPGA中的 Pin的分配都刪掉，再看一下，能否編譯；
這個最好也該一下:頂層文件中的 COMPONENT AUTO 有四個端口(port),而模塊中的 ENTITY AUTO 有五個端口(port)!

作者: 科瑞特 時間: 2013-7-24 11:18
引腳分配有問題。

歡迎光臨電子工程網(wǎng) (http://m.qingdxww.cn/)