1、板卡概述
該板卡主要包含輸入1路數據LVDS信號、1路VGA視頻信號、2路1000M網絡視頻信號;輸出1路數據LVDS信號、3路DVI視頻信號,1路音頻立體聲信號。板卡實現網絡輸入Jpeg、H.264的壓縮流,通過FPGA進行Jpeg解碼,DSP進行H.264解碼,同時進行字符疊加,在DVI輸出口上進行顯示。
板卡結構如下:
2.設備性能與處理板技術指標 (1)視頻處理板部分 a. LVDS總線通信速率為200Mbps。 b. VGA輸入視頻的分辨率為1024×768,色彩為24bit,彩色,頻率為60Hz。 c. DVI輸出視頻分辨率為1600×1200,色彩為24bit,彩色,頻率為60Hz。 d. JPEG 圖片輸入要求分辨率支持1600X1200,色彩為24bit,彩色,頻率17Hz。 e. H.264壓縮流支持高清和標清,高清分辨率1920X1080,色彩為24bit,彩色,頻率為30Hz;標清分辨率720X576,色彩為24bit,彩色,頻率為60Hz。 f. 參數作圖能夠支持全字庫,包括ASCII碼、中文、48bit點陣。屏幕為21寸 16:9顯示器,字體大小5-7mm。 g. 網絡為1000Mbps帶寬。 主芯片性能介紹 (1)DSP處理模塊 DSP處理模塊采用TI公司高性能數字媒體處理器 TMS320DM6467T,.其主要特征如下 : a.一個729MHz的C64X+的DSP處理器 b.一個364.5MHz的ARM926EJ-S處理器 c.8個32bitC64x+的指令通道 e.4個浮點和定點 ALU f.8個8X8的定點乘法器 g.外掛32bit寬度,256MB DDR2 h.外部EMIF接口總線獨立于內存總線,支持16bit寬度,速度100MHz i.支持32MB Flash j.支持一個VPIF視頻輸入口,雙標清或者單高清輸入,一個VPIF輸出口,雙標清或者單高清輸出 k.支持高清的H.264 音視頻編解碼. (2)FPGA處理模塊 FPGA采用 Xilinx新一代V5系列芯片,選擇型號為:XC5VLX110T-1136C,XC5VLX110T 具有邏輯模塊160 x 54 最大RAM模塊1,120Kb,DSP48E 64個,CMT時鐘管理6個 RocketIO GTP 16個,總IObank 20個,最大使用IO數680個,能外接DDR2設備,可支持到最大4GB。 FPGA外掛3組DDR2,采用 Micron公司MT47LC64M16BT ,兩組各2片,組成乒乓模式或者單組模式,總容量256MBX4。 3.軟件部分 程序開發包括DSP部分程序和FPGA部分程序,DSP程序使用C語言編寫,運行于Linux操作系統,FPGA部分程序使用Verilog語言,使用ISE開發環境,版本為12.2。 主要包括:
表 底層軟件功能及模塊說明
模塊 |
子項 |
描述 |
備注 |
DSP 驅動 |
H.264解碼 |
實現H.264的視頻流解碼 |
|
DDR2驅動 |
實現數據的讀寫和誤碼測試 |
|
FLASH驅動 |
實現擦寫,程序燒錄,加載 |
|
VLYNQ驅動 |
實現壓縮流的輸入 |
|
網絡接口驅動 |
100M網絡的UDP,IP,Ping協議 |
|
VP口驅動 |
實現解碼后的視頻輸出 |
|
Mcasp驅動 |
實現解碼后的音頻輸出 |
|
LED驅動 |
必要的板卡信號指示 |
|
FPGA 驅動 |
DDR2接口程序 |
實現乒乓操作,圖像輸入輸出 |
|
JPEG解碼 |
實現JPEG高清流的解碼 |
|
VGA輸入接口程序 |
實現圖像輸入 |
|
DVI輸出接口程序 |
實現DVI的圖像輸出 |
|
數據LVDS控制 |
實現數據收發,解析并傳送給DSP |
|
數據流程序: (1)JPEG圖片流解碼疊加

(2)H.264視頻流解碼疊加

4、物理特性 尺寸:標準CPCI 6U結構,233.35×160(mm),板厚1.6mm。 普通商業環境下,支持寬溫環境工作。
5、供電要求 不大于13W, 直流供電。 電壓:+5V 1.5A +3.3V 2A輸入。 紋波:≤5%。
6、應用領域: 智能圖像分析高速數據、視頻信號檢測,分析。 |