單總線即字面意思，采用單根信號線，既傳輸時鐘又傳輸數(shù)據(jù)，而且數(shù)據(jù)傳輸是雙向的，具有節(jié)省I/O口線、資源結(jié)構(gòu)簡單、成本低廉、便于總線擴展和維護等諸多優(yōu)點。但通訊速度較慢，所以現(xiàn)在大部分應用于溫度傳感器這類傳輸數(shù)據(jù)較少的場合。

LCS2110R-S的單總線為標準單總線協(xié)議，且支持單總線喚醒低功耗等功能。

與芯片的單總線通信都由一個復位/在線序列開始。主機輸出低電平，保持低電平至少480us，以產(chǎn)生復位脈沖。接著主機釋放總線，開漏模式下上拉電阻將單總線拉高，等待15~60us后，芯片會拉低總線60~240us，以產(chǎn)生低電平應答脈沖，如果為低電平，則多延遲480us。

寫時隙至少持續(xù)60us，兩個時隙間至少有1us的恢復時間，寫0時隙起始于控制器拉低總線，控制器拉低總線后，需要在整個時隙器件保持總線低電平在60~120us之間；寫1時隙和寫0時隙一樣，起始于控制器拉低總線，并在15us之內(nèi)釋放總線，并保持到時隙結(jié)束。

讀時隙由主機發(fā)起，整個讀時隙至少秩序60us，兩個時隙之間至少有1us的恢復時間。主機通過拉低縱向至少1us后釋放來發(fā)起讀時隙，主機發(fā)起讀時隙后，芯片開始在總線上發(fā)送0或者1，芯片發(fā)送1時，則保持總線為高電平；芯片發(fā)送0，則拉低總線。該時隙結(jié)束后芯片會將總線釋放，由上拉電阻拉至空閑的高電平狀態(tài)。芯片返回的數(shù)據(jù)在讀時隙下降沿之后的15us內(nèi)是有效的，因此主機必須在讀時隙下降沿的15us內(nèi)釋放總線并完成采樣。

典型的讀時序過程為：主機輸出低電平2us后，釋放總線，從機響應開始傳輸數(shù)據(jù)，主機延遲12us后讀取當前電平，然后延遲50us開始讀取下一位。