博客
VU9P處理板設(shè)計原理圖：412-基于單XCVU9P+雙DSP C6678的雙FMC接口 100G光纖傳輸加速計 ...
|
基于單XCVU9P+雙DSP C6678的雙FMC接口 100G光纖傳輸加速計算卡
一、板卡概述
板卡包括一片Xilinx FPGA XCVU9P,兩片 TI 多核DSP TMS320C6678及其控制管理芯片CFPGA.設(shè)計芯片滿足工業(yè)級要求。
FPGA VU9P 需要外接4路QSFP+(100Gbps)及其兩個FMC HPC接口。DSP需要外接兩路千兆以太網(wǎng)。如下圖所示：
圖 1：原理框圖
二、主要功能及性能指標
FPGA處理器采用Xilinx Virtex UltralSCALE+ 系列芯片 XCVU9P。
FPGA 外掛2組FMC HPC 連接器。
FPGA 外掛兩簇DDR4
FPGA 每簇DDR4位寬64bit，容量2GB，數(shù)據(jù)速率2400Mb/s。
FPGA 連接4路QSPF+，每路QSFP+數(shù)據(jù)速率100Gb/s。
FPGA 預(yù)留GPIO ,TTL3V3電平。
光模塊的參考時鐘可以切換至外部時鐘源，頻率245.76MHz。
DSP處理器采用兩顆TI 8核處理器TMS320C6678。
每片DSP 外掛一組64bit DDR3顆粒，總?cè)萘?GB，數(shù)據(jù)速率1333Mb/s。
DSP 采用EMIF16 NorFlash加載模式，NorFlash容量32MB。
每片DSP 外掛兩路千兆以太網(wǎng)1000BASE-T，分別放置在板卡的上邊沿和下邊沿。
DSP 和FPGA 之間通過SRIO x4互聯(lián)@5Gbps。
DSP間通過Hyperlink x4 互聯(lián)。
DSP,FPGA,CFPGA 仿真器接口連接到J30J-66ZKWP7-J連接器,且板卡預(yù)留仿真器接口。
CFPGA 外接撥碼開關(guān)控制DSP boot模式的切換。
板卡單電源輸入12v。
板卡配套散熱和加固設(shè)計。
三、FMC配套子卡說明
子卡編號
說明
FMC147
1.25 GSPS / 2.5 GSPS / 5.0 GSPS 10位ADC
FMC228
四路16位1.2Gsps DAC
FMC303
兩路14位2.5Gsps DA
四、板卡結(jié)構(gòu)
板卡結(jié)構(gòu)為非標結(jié)構(gòu)，長x寬：360mm x 217mm，光口的位置在板卡的左側(cè)，電源供電在板卡的上邊沿，具體板卡形態(tài)如下圖所示：
圖 2：板卡外形
五、FPGA資源介紹
GTY分配
VU9P有52對GTY,其高速率32.75Gb/s。由下表可知目前的設(shè)計只占用了12GTY。
接口描述
接口個數(shù)
GTH數(shù)量
QSFP+
4
16
SRIO
1
4
FMC
2
16
總計
36
GPIO分配
VU9P共有HP管腳832個，16個bank。BPI Flash 占用1個，和DSP 互聯(lián)占用1個。
接口描述
接口數(shù)量
占用管腳個數(shù)
占用BANK數(shù)量
備注
BPI Flash
1
1
FMC
2
8
DDR4
2
6
DSP
2
1
六、接口測試
DSP接口
表 1：DSP接口測試項
序號
接口
備注
1
DDR3 接口測試
2
千兆以太網(wǎng)測試
3
SRIO 接口測試
4
程序加載測試
5
FPGA接口
表 2：FPGA接口測試項
序號
接口
備注
1
QSFP+接口測試
2
SRIO 接口測試
3
程序加載測試
4
DDR4接口測試
5
FMC 參考測試
6
全部作者的其他最新博客
- • AI加速計算卡設(shè)計資料第636篇：基于FMC的Kintex XCKU060高性能PCIe載板 AD采集板卡 AI ...
- • XCVU9P 板卡設(shè)計原理圖：616-基于6U VPX XCVU9P+XCZU7EV的雙FMC信號處理板卡 高性能數(shù) ...
- • 智能加速計算卡設(shè)計原理圖：628-基于VU3P的雙路100G光纖加速計算卡 XCVU3P板卡
- • 軟件無線電系統(tǒng)基帶信號處理卡：612-基于6UVPX C6678+XCVU9P的4路2Gsps AD 8路2Gsps D ...
- • AD采集卡設(shè)計方案：630-基于PCIe的高速模擬AD采集卡