高速先生成員--姜杰

高速先生經常被Layout攻城獅問到這樣的問題：“PCB上PIN尺寸看起來差不多的連接器，為啥SI攻城獅給出的阻抗優化方式不一樣？是不是他們在故弄玄虛？”

根據高速先生的經驗來看，大概率是他們看到了你們看不到的東西……

需要對阻抗進行優化的連接器，信號速率一般都不會低。比如，高速先生最近遇到的一個比較典型的案例：同一PCB上的兩種連接器，一個最高支持16Gbps信號，一個可以支持到25Gbps的信號，下文為了方便起見，分別簡稱為16G連接器和25G連接器。

如果只看PCB上面的器件封裝（紅色方框是其中的一對高速管腳），想必大家都沒辦法區分哪個連接器支持的速率更高。

開始我們的研究，兩種連接器布局面均在TOP層，差分信號特征阻抗要求100歐姆。直接看看二者在同一PCB上的阻抗表現如何。

首先出場的是25G連接器，反焊盤挖空第2層和第3層，參考第4層GND平面，此時的差分管腳阻抗可以做到93.9歐姆。

同樣的反焊盤方案，用在16G連接器上，阻抗就只有89.7歐姆了。與25G連接器有4.2歐姆的差異，做過高速設計的同學應該都清楚這意味著什么。

為了搶救一下16G連接器的阻抗，先把高速信號PIN的反焊盤尺寸擴大：反焊盤加寬5mil，其他不變的情況下，阻抗由89.7歐姆增加到90.1歐姆，不能說沒有，聊勝于無。

別急，還有一招，增加PIN到參考平面的間距。具體到本案例，就是在反焊盤加寬5mil的基礎上，繼續挖空第4層和第5層，參考第6層GND平面！不得不說，為了優化阻抗也是拼了，完全不顧走線層面的一通猛挖。

看到結果，大家懸著的心，終于死了——只有0.6歐姆的阻抗提升。

到底什么原因導致16G連接器的阻抗難以提升？是時候請出兩個連接器的本尊了。

不知大家看出什么沒有？沒錯，連接器3D模型的管腳差異比在PCB上看平面圖可大多了，相比25G連接器的“三寸金蓮”，16G連接器簡直就是不折不扣的“大腳怪”。想想線寬和銅厚對阻抗的影響，大家應該都能猜到粗細管腳的阻抗差異。

當然，高速先生是喜歡用數據說話的，既然懷疑是16G連接器的大腳拖了阻抗的后腿，那就直接把管腳變細：沿著紅色側面，把管腳內縮5mil。

果不其然，甚至都不用參考第6層，與25G連接器一樣參考第4層地平面，阻抗一樣能做到93.5歐姆！

回到本文開頭的問題，Layout攻城獅之所以會產生困惑，就在于PCB設計軟件上展示的PIN通常只是器件的焊盤，只有看到器件的3D模型（結構圖）或者實物，才能發現真正的管腳差異。

當然了，實際設計過程中，Layout攻城獅基本動不了器件的封裝尺寸，不過，不能改不代表不需要關注，在低頭走線的過程中，也要抬頭看看器件的3D模型。從二維到三維，維度提高，格局自然打開。